江蘇省大學生圖像采集范文第1篇
根據我校安排，2012屆畢業生(07五年制、08本科、09?？?、10專升本、10軟件學院?？?學歷證書電子注冊圖像信息采集工作將于2011年9月
6、7日(星期二)進行，現將有關事宜通知如下，請各系通知本系2012屆畢業生做好畢業證書圖像信息采集的準備工作。
注意事項：
一、采集的圖像照片將粘貼在畢業證書上，關系到畢業生以后的學歷證書上網、用人單位對學歷證書的核實認可，應引起足夠重視。
二、照相須知：
1. 著裝：因照片背景為藍色，故應著淺色上衣，避免藍色色系，要求著裝正規、整齊，禁止戴項鏈或耳環;
2. 頭發：梳理整齊，露出雙耳和額頭，免冠;
3.學生應提前到照相地點以學號順序排隊等待，輔導員或班主任務必到現場維持秩序;信息采集時班與班之間系與系之間不要出現斷層以免影響拍攝速度。以系為單位收集信息采集費每人15元有輔導員交給信息采集人員。
4、當天不能參加信息采集的同學需自己去鄭州補照(10月30日之前)。
各系時間分配
二號教學樓B302教室：
教育系：9月6日8：00——9:50
經管系：9月6日9:50——11:30
音樂系：9月6日13:00——15:00
美術系：9月6日15:00——18:00美術學、藝術設計
美術系：9月7日8:00——
四號教學樓D109教室：
體育系：9月6日8：00——9:00
數學系：9月6日9:00——11:30
計科軟件：9月6日13:00——18:00
英語系：9月7日8:00——
七號教學樓G101教室：
政法系：9月6日8:00——9:50
新聞系：9月6日9:30——11:30
物理系：9月6日13:00——14:30
化學系：9月6日14:30——16:00
生物系：9月6日16:00——17:30
中文系：9月7日8:00——
注意:時間以攝影師來到時間為準向后順延。
周口師范學院教務處
江蘇省大學生圖像采集范文第2篇
在設計高速、大規模的電路時,利用硬件描述語言編程并下載到FPGA芯片上已經成為一種潮流,現場可編程邏輯陣列(Field Programmable Gate Array,FPGA)是作為專用集成電路(ASIC)領域中的一種半定制電路而出現的。FPGA器件幾乎可以實現所有的數字電路的功能。目前,器件集成度已經高達數百萬門數量級,工作頻率高達300MHz,以上。相比ASIC與DSP,FPGA以其成本、靈活性和速度方面的綜合優勢,在通信、教育、數據處理、網絡、儀器、工業控制、軍事和航天航空等眾多領域得到了廣泛應用。
1 基本方法
以8個點的給定序列為例說明,二維DCT變換公式如下:
K=1/2 K=0
定義如圖1所示模塊。經過運算簡化,整個一維DCT流程可以由圖2表示。
為提高電路的處理速度,在DCT的設計中采用流水線技術對,如果在相鄰寄存器間存在大規模組合電路,會造成信號在兩寄存器間傳輸延時加大,從而限制了系統的最高時鐘頻率。流水線技術在龐大的組合電路中插入寄存器,將電路分割成多級,降低了相鄰寄存器間的傳輸時延,從而帶來整個電路時鐘頻率的提高,對于二維DCT變換,通常采用行列式分解的方法來降低計算的復雜度,由二維變換轉換為一維變換,通過兩次一維DCT來實現二維DCT,降低數據量運算量的同時也降低了算法實現的難度。本文在數據流圖算法基礎上,采用一種改進的基于流水線結構實現二維DCT。
2 方案設計
輸入數據先做一維DCT行變換,通過轉置矩陣存儲行變換的結果再做列變換得到二維DCT變換得到二維DCT變換結果。該二維DCT輸入數據為8×8矩陣,每個像素點均為8比特無符號數,輸出結果數值為13比特,最高位為符號位,其余為數值位。整個模塊實現二維DCT運算過程的時鐘間隔(latency)為163個時鐘周期。
轉置矩陣RAM的實現采用一塊8×8RAM,行變換的結果通過列的方式寫入數據,再以行的方式讀出數據,實現方式通過地址產生器來完成RAM的讀寫操作。由此二維DCT問題轉變為一維DCT實現。
一維DCT的實現數據流圖如圖2所示。X+模塊表示兩輸入數據做加法和減法運算,上輸出代表和,下輸出代表差。模塊運算由碟形運算轉換而來,其架構如圖3所示,其中a=sint,b=cost,C4表示cost/4.該數據流圖算法的實現一次DCT變換需要27次加法運算和13次乘法運算,相比直接運算的64次乘法運算已大大減少。因為乘法器占用的資源遠多于加法器所占用資源,因此這種優化算法可大大減少資源占用量。
3 FPGA仿真驗證和結論
設計采用Altera公司CycloneII系列的EP2FPGA進行硬件驗證。完成一次二維DCT計算需消耗157個時鐘,最高時鐘頻率可達128MHz,滿足圖像實時處理的要求。該實現以其較高的時鐘頻率和較小的芯片資源占用率,可作為IP核應用于對實時性要求較高的視頻和圖像處理系統中。作為JPEG壓縮編碼的核心部分,非常適于高速掃描儀系統中。
4 結語
隨著圖像處理技術的不斷發展,相應的誕生出了更多的圖像處理系統。但是,一般情況下,圖像處理工作都是用軟件來完成的。以高性能FPGA作為核心的高速圖像采集處理卡,更好的滿足了大多數圖像處理系統中數據量大,實時性強的要求。同時,在FPGA中用硬件描述語言實現了圖像的預處理算法,減少了后續處理軟件的工作時間,大大提高整個圖像處理系統的運行速度和處理效率。FPGA在成本、靈活性和速度方面都具有較大的優勢,在通信、教育、數據處理、網絡、儀器、工業控制、軍事和航天航空等眾多領域得到了越來越廣泛的應用。
摘要：在高速圖像數據采集中,需要對掃描的圖像數據進行JPEG壓縮,在設計高速、大規模的電路時,利用硬件描述語言編程并下載到FPGA芯片上被廣泛應用,文章就FPGA在高速圖像采集中的應用做了簡要分析探究。
關鍵詞：FPGA,高速圖像采集,方案設計
參考文獻
[1] (美)邁耶·貝思[著],劉凌[譯].數字信號處理的FPGA實現[M].北京:清華大學出版社,2006.